Chapter 20 “ Symmetrical BJT Differential Input ” (2)

　東芝C1815/A1015の無選別使用企画、上下対称差動回路構成の改訂試作を重ねていますが、

2段目電圧増幅段Trの温度係数を相殺する為、上下対称2段差動構成として回路を組んでみます。　

　視覚的な図柄は端整の様ですが、上下のバランスを図る事が難しく、

無選別TrでTR1,TR2によるDC offset調整は煩雑困難を極め、相当数の差し替えが必要になりました。

Offsetゼロ調整後の加熱テストでは、DC offset driftは±20mV前後変動、常温ラニングテストで±3mV内外を移動します。

Complementary Dual-Trが入手不可の現状で製作事例が少ない事からも、無選別で組むには敷居が高い構図です。

部品点数が増え煩雑な割に報われない結果になりました。

　この企画は、下記ホームページ、詳細は存じ上げませんが、敬意を持って参考にさせて頂きました。(http//ufodev.o.oo7.jp/X_A100AMP.gif)より参照

Chapter 20 “ Symmetrical BJT Differential Input ” (1)

[Symmetrical BJT Differential Input ＆ AC-Amp]

AC-amp 構成にすると100％ DC negative feedbackによりDC領域で gain = 1となり、出力に現れるDC offset電圧は初段差動回路の入力offset電圧のみとなります。そこで初段差動回路のDC offset電圧最小化に腐心する事となります。

・差動回路を構成するBJT (bipolar junction transistor) の特性を揃える。
・emitterを縛るconstant current sourceの精度を上げ、温度係数の補償を施す。
しかし、complementary dual- transistorは入手不可の為、前回同様入手容易な東芝2SC1815 / A1015を無選別で使用する事を命題としています。
　前回試作した(transistor / LED) current source、LEDの温度に対する電圧変動は無視できますが、transistor |Vbe|の温度係数(－2.0mV~－2.5mV/℃)を相殺出来ないので、前回の実験ではDC offsetゼロ調整後、局部加熱テストでDC offset driftが±数十mV程度変動し実用性を欠く結果に至っています。そこで、まず下記constant current source回路の温度係数を補償、或いは相殺する構成に変更してみます。  

  current source回路をcurrent mirrorとしてtransistor |Vbe|の温度係数を相殺し、constant current sourceにはBJTより温度変化に鈍いJ-FETとします。

　実験結果として、

・DC offsetゼロ調整時、無選別C1815 /A1015の為、TR1(100Ω)では取り切れない場合があり、数個の差し替えが必要になりました。
・ゼロ調整後のdriftは、局部加熱テストで±20mV前後変動します。(唯、シャーシ内に組み込まれた場合、環境温度として相対的に変動するものと思われ、局部的な温度変化の可能性は低いと思われますが) 室温でのDC offset driftは±数mV程度に収まってはいます。
　実用性を考慮してDC offset driftを±1mV以下に抑えるとしたら、やはり初段差動transistor (Vbe、Hfe)のmatchingの必要性と熱結合、次段transistorの温度係数による変動も検討しなければなりません。

Chapter 20 " Complementary Differential Input Architecture ”

　前回の試作では、下図初段上下対称差動回路にJ-FETを使用して来ましたが、Complementary Dual-FETの入手難により、特性を揃える為の選別が困難を極める為、以下の様に素子を変更して試作実験を行います。

　ゲート電流が流れないとされるJ-FETと比較すると、入力抵抗や帰還抵抗の設定値自由度が制限されますが、transistorによる上下対称差動回路に変更してみます。バラツキの大きいJ-FETに比して個別の差異は小さく収まるとは言え、TrのVbeやHfe等の個別差は無視出来ずComplementary Dual-Trが望ましい事は勿論ですが、これも既に入手難です。そこで、市場に大量に流通しており入手容易な東芝2SC1815 / A1015を敢えて無選別で下記上下差動回路に採用し、試作検討します。

　前回試作PCBを流用し、初段をTr (C1815/A1015)上下差動回路に変更したものです。上下差動回路のテールをLed基準による定電流回路で縛っています。2段目電圧増幅段電流は、MOSFETのゲートをドライブする為10mA程度としています。

　実験結果として、TR1でDC offset 調整可能ですが、ドライヤーによる加熱テストではDC offset driftが予想以上に変動(増大)します。また、終段バイアス回路は前回同様温度補償不足で、加熱によりアイドル電流は増加します。従って、実用に耐えるとは言い難い回路構成です。CDプレーヤを接続しての試聴では電解コンデンサによる100％DC-NFBですが、聴覚上大きな瑕疵は感じられませんでした。

Chapter 20 " Switching用途 2SK2232 / 2SJ380 MOS FET Power Amp " [Ⅲ]

  前回の2SK2232 / 2SJ380試作の首尾が上々だったので、更に駆動段の出力インピーダンスを下げ高域遮断周波数を広げる為、push-pull emitter followerのdriverを付加した回路を試作、試聴してみます。2SK2232 / 2SJ380のswitching周波数を100kHz程度として、Rg (150Ω)と各MOSFET Cissのgate充放電するに充分なdriver電流を流し、バイアス回路はMOSFETの温度補償をより適正化する形態に変更しました。

  アイドル電流は、50mA程度に設定し、ドライヤーによる加熱テストでも60mA以下に収まっているのでほぼ安定しているものと思われます。f特は100kHzには及びませんが、domestic audio用途としての可聴周波数に全く支障は無いものと思われます。
試聴したCDを下記に。

“Sonny Criss” alto saxの表現力にも違和感はないと。

“THE PIANIST” Chopinを聞きたかったので。

Chapter 20 " Switching用途 2SK2232 / 2SJ380 MOS FET Power Amp " [Ⅱ]

 『Power MOS FETをanalog push pull audio回路に応用する場合、NchとPchのcomplementary素子が必要で、求められる特性は伝達特性のVgs(th) threshold voltageが低い事、順方向伝達アドミッタンス|Yfs|が出力電流によらず一定である事、そして双方の数値が同じである事が求められる。また、Switching用途MOS FETを用いてanalog信号を増幅する場合、揃えるべきパラメータは順方向伝達アドミッタンス|Yfs|と入力容量Cissである。電力損失Pdや電力容量Idを揃える必要はない。そして、駆動段の出力インピーダンスと出力段MOSFETの入力容量Cissがこの増幅回路の高域遮断周波数を決定する。』(山崎　浩著「パワーMOSFETの応用技術」より)
  前回の試作では2SK2232 / 2SJ334の組み合わせを使用しましたが、2SJ334 のCiss 3300pFが重く、このgate入力容量が周波数特性(f特)を押し下げているものと思われるので、今回はCissが1/3、gate入力電荷が1/2以下の2SJ380に変更、更に電圧増幅段でダイレクトにドライブする為、手持ちで最も低Cobの2SC3421 / 2SA1358に変更し、充分なgate充放電ドライブ電流を流し、終段MOSFET温度補償の適正化を図ってみました。

2SC3421の定電圧回路でMOSFETのバイアス及び温度係数を補償し、不足するバイアス電圧を固定抵抗で補足しています。アイドル電流を50mA程度に設定し、ドライヤーによる加熱テストでは60mA弱まで上昇しますが、ほぼ安定状態を維持します。敢えてE12系列の固定抵抗でバイアス電圧を補足したので若干温度補償が不足気味ですが、potで可変すれば絞り込みは可能かと思われます。F特は20kHzまで何とかという状態ですが、仮組して視聴してみるとf特や歪み率等の特性を覆す心地良い楽音が出力されます。CD playerを接続して以下のソースを試聴してみました。

“BUD POWELL IN PARIS” 録音自体がハイ上がりに加工されている様で、ブラッシングが心地良い。
“CARL ORFF CARMINA BURANA” 人間の音声の塊を聞きたかったが、ちょっと実力不足か。